半導体・デバイス トップ Trilpe A
Treple A - Trend of Technology
インターポーザ用配線板のキープロセス
半導体製品検索
製品情報
光デバイス製品
高周波デバイス製品
パワーデバイス製品
ビルドアップ基板
TFT液晶モジュール
データシート更新情報
データシート一覧
カタログダウンロード
製品ニュース
カンファレンスペーパー
アプリケーションノート
信頼性情報
パッケージ情報
お問い合わせ
営業拠点
会員登録のご案内




 BACK  1  2  3  4  5  6  7  8  NEXT 
フルスタック化、薄板化技術

高密度配線を実現する上で必要となるもう一つの技術として、層間を接続するビアのスタック化があります。

1. スタック構造の概要

図6の様に、上位層と下位層のそれぞれのランドを重ねる設計が出来るため、配線領域の有効利用が可能になります。 このスタック構造を実現するためには、内層のビアを平坦化する必要があり、各社様々な方法(導電性ペースト、銀バンプなど)を採用しています。

図6:スタック構造概要説明

図6:スタック構造概要説明
 
2. 当社におけるフルスタック構造

2.1 コア層の形成
IVH(ドリル穴明け + 銅めっき)に穴埋め樹脂をスクリーン印刷で充填し、はみ出した樹脂を除去した後、銅めっきで蓋をする方法で形成します。

2.2 ビルドアップ層の形成
積層プレスでビルドアップ層を形成し、レーザー加工機でビアを穴明け、フィルドビアめっきでビアを埋めます(図7参照)。

2.3 従来製法の課題
この様に従来製法では、Via on IVH に対応するためのコア層形成で、工程数が多くなる欠点があります。さらに、IVH の穴埋め工程には、はみ出した樹脂を除去する研磨工程があり、コアの薄板化を阻害する要因になっていました。

図7:従来のスタック構造

図7:従来のスタック構造
 BACK  1  2  3  4  5  6  7  8  NEXT